読者です 読者をやめる 読者になる 読者になる

1 開発環境のインストール

ISE WebPACK ソフトウェアをダウンロードをクリックすると、ここから先は
英語である。頑張れ自分と気合を入れよう。無料のユーザIDを作る必要がある。
http://japan.xilinx.com/tools/webpack.htm
インストールはかなりの時間を要する。

2起動

Xilinx ISE 11をダブルクリックして起動

開発環境が出てきたら、[File]-[New project]を選択する。
そしたら、下のようなダイアログが出てくるので、
名前を適当に決める。今回ではtesti にした。なぜtestではなく、
testiなのかというと、タイピングミスである。
Tool level source typeは、HDLにする。

New Project Wizard

次に、今回のプロジェクトでどのような半導体を使うのかを選択する。
したがって、ここは使う半導体によって設定が変わる。
半導体を見てみると、書いてあるので、それを選べばよい。
SPARTAN-3Aの場合は、

Property Name Value
Family Spartan3A and Spartan3AN
Device XC3S700A
Package FG484
SPeed -4

とすればよい。

次は、Create New Source というダイアログが出て、
ソースコードの追加をするかと聞いてくるが、後で追加すればよいので、
そのままNextを選ぶ。

その次は、Add Existing Sourcesというダイアログが出て、
既存のソースを追加するかと聞いてくるので、これも無視して、そのままNextを選ぶ。

最後に、Project Summaryというダイアログが出てきて、これでプロジェクトを作っていいか?
と聞いてくるので、Finishを選択する。

無事にこんな画面がでてくればOK.

先ほど、新しいファイルを入れなかったので、ここで新しくソースファイルを追加する。
画面の左上のHierarchyの項目の中で、先ほど作成したtestiプロジェクトの上で、
右クリックをして、New Sourceを選択する。

そうすると、Select Source Typeというダイアログが登場するので、新しくファイルを作成する。
今回は、Velilog HDLで作りたいので、 Velilog Moduleをクリックしてから、
File Nameに、新しく作成するファイル名を指定する。
なんでも良いのだが、今回は、 abc.vにしておいた。(.vは拡張子なので、付けたほうがよいと思う。)

この次は、Define Moduleというダイアログが出てきて、指定をすることができる。
ここでは飛ばして、Nextを選択する。

最後に、Summaryというダイアログが出て、これでいいかと聞いてくるので、Finishを選択する。
そうしたら、こんなよくわからない画面が出てきて、とりあえず下準備は完成。
実際にソースをいじくるのは、タブをクリックすればわかるが、のabc.vである。

続きは明日。