前回の続き。 下準備編は、http://d.hatena.ne.jp/ymlab/20100101 を参照。 Velilog-HDL記述 前回の下準備編で、画面は、下のようになっている。 右半分が、ソースを記述するところ。とりあえず、こんな感じで記述してみる。 `timescale 1ns / 1ps /////////…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。